This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19) Japanese Patent Office (JP)

(11) Application publication number: S56[1981]-

62066

Patents (A)

(12) Official Gazette for Unexamined (43) Application publication date: May 27, 1981

(51) Int. Cl.³

Identification Nos.

Patent Office File Nos. Number of Inventions: 1

H 02 M 3/06 H 03 K 19/094 6957-5H

Request for Examination:

6341-5J

Not filed

(Total 6 Japanese pages)

(54) Boosting Circuit

(71) Applicant:

NEC Corporation

33-1, Shiba 5-chome

Minato-ku, Tokyo

(21) Application number:

S54[1979]-138,564

(74) Agent:

Susumu Uchihara, Patent

Attorney

(22) Filing date:

(72) Inventor:

October 25, 1979 Hatsuhide Igarashi

NEC Corporation 33-1, Shiba 5-chome Minato-ku, Tokyo

Specification

1. Title of the Invention

Boosting Circuit

2. Claims

A boosting circuit is comprised of first and second complementary transistor circuits that serially connect a transistor having one conductivity to a transistor having another conductivity,

a transistor-circuit that directly connects at least four transistors having the first conductivity, wherein

a first capacitive element is inserted between an output point of the first complementary transistor circuit and a connection point of a first stage transistor and a second stage transistor in the transistor circuit;

a second capacitive element is inserted between an output point of the second complementary transistor circuit and a connection point of the transistors;

an end of each of the first stage and fourth stage transistors and the first and second complementary transistor circuits is connected to a first power supply terminal;

another end of each of the first and second complementary transistor circuits is connected to a second power supply terminal; and

a signal having a different phase than the signal supplied to the input ends of the second complementary transistor circuit and the first and third stage transistors is supplied to the input ends of the first complementary transistor circuit and the second and

fourth stage transistors.

3. Brief Description of the Invention

The present invention relates to a boosting circuit and, more particularly, to a boosting circuit using a semiconductor device that includes a complementary insulated gate field effect transistor.

The circuit shown in Figure 1 is a conventional boosting circuit using a complementary field effect transistor (hereinafter referred to as C-MOS).

In the figure, an input clock signal is ϕ_1 ; $\overline{\phi_1}$ is an inverted signal of this input signal; and ϕ_2 is a signal that oscillates at the same phase as ϕ_1 between the voltage at point (C) (output terminal) and the ground voltage. Furthermore, a capacitor C_1 is connected between output point (A) of a C-MOS inverter Q₁, Q₂ and the center point (B) of a switching circuit that is comprised of n-channel FETs Q₃, Q₄. In other words, this circuit comprises a boosting circuit so that when an input signal ϕ_1 (-V_D, 0) is applied and the voltage at point (A) changes from 0 V to -V_D, the voltage at point (B) is boosted to -2V_D by using capacitor C₁ from capacitor C₁ and simultaneously charges capacitor C₂ and the charge stored in C2 is supplied to the load. Figure 2 shows the voltage waveforms at connection points (A), (B), and (C). When the load current is increased in the circuit in Figure 1, distortion is produced in the output voltage waveform as shown in Figure 2(C) caused by a worsening ripple rate. Therefore, in order to prevent this kind of output voltage fluctuation, capacitors C₁, C₂ must be have large capacitances, or the clock frequency must be increased. However, if the capacitances of capacitors C₁, C₂ are increased, the switching time of IGFET Q4 will lengthen. Therefore, an IGFET having a

high mutual conductance gm must be fabricated, but will not be suited to integration because a large area is required. In addition, an increase in the clock frequency means that the power consumption of the boosting circuit will increase, which is also a severe economic disadvantage. Furthermore, when n-channel IGFETs Q3, Q4 are formed in a semiconductor device, the structure shown in Figure 3 results. In particular, the substrate (P well) of n-channel IGFET Q₄ is connected to have the same voltage as point (C) so that the P-N junction will not become forward biased. When the voltage at point (C) is observed, if the ripple becomes large and the voltage at point (C) is lower than the voltage boosted at point (B), the forward bias current I_{BC} starts to flow in the P-N junction. Because this current starts to flow as the base current of a parasitic bipolar transistor formed between the drain, the P well, and the N-type substrate of the IGFET Q₄, a vertical parasitic NPN transistor will operate, and current I_{CB} that flows between the collector and the emitter towards the N-type substrate from point (B) is generated and the voltage at point (B) is further decreased. Consequently, the voltage at point (C) becomes unstable, and an efficient boosting circuit is not obtained.

An object of the present invention is to provide a highly efficient boosting circuit using a small area and low-capacitance capacitors and eliminate the above-mentioned drawbacks.

Figure 4 shows the basic structure of the present invention. Figure 5 shows the voltage waveform diagram at each node.

For clocks ϕ_1 , $\overline{\phi}_1$, ϕ_2 , ϕ_1 and $\overline{\phi}_1$ are clocks having the same voltages as ϕ_1 and $\overline{\phi}_1$ as illustrated in Figure 1, respectively, and $\overline{\phi}_2$ oscillates at the same voltages as ϕ_2 and is an inverse phase clock.

Clearly from Figure 4, the basic structure of the present invention applies clock ϕ_1 to the gate of the C-MOS circuit that serially connects n-channel and p-channel IGFETs Q₁₁, Q₁₂. One end of Q₁₁, Q₁₂ is connected to -V_D and 0 V, respectively. Furthermore, nchannel IGFETs Q_{13} , Q_{14} that have clocks $\overline{\phi}_1$, ϕ_2 applied to the gates thereof are serially connected. The source of IGFET Q₁₄ is point (C), and -V_D is supplied to the source of IGFET Q₁₃. The center point (A) of the C-MOS circuit and the center point of n-channel IGFETs Q₁₃, Q₁₄ are connected to each other through capacitor C₁₁. This circuit has a C-MOS circuit that symmetrically and serially connects an n-channel IGFET Q21 having one end connected to -V_D to a p-channel IGFET Q₂₂ having one end connected to 0 V and has clock $\overline{\phi}_1$ ' applied to the gates thereof; serially connects at center point (D) an nchannel IGFET Q₂₃ having -V_D connected to one end and clock φ₁' supplied to the gate thereof to an n-channel IGFET Q_{24} having one end connected to point (C) and clock $\overline{\phi}_2$ supplied to the gate thereof; and connects point (D) to center point (E) of the C-MOS circuit by capacitor C₁₃. The voltage boosted by this circuit is extracted between point (C) and ground (0 V) connected through the capacitor C_{12} .

According to this boosting circuit having a similar structure, the voltage waveform at each connection point (A) to (D) is shown in Figure 5. Clearly from this figure, the operations in the left and right circuits with point (C) as the boundary are identical to the conventional operation. For the voltage waveform at point (C), the left and right boosting circuits operate as half-wave boosting circuits, and the boosted waveforms have an inverse phase relationship. Since IGFETs Q₁₄, Q₂₄ alternately conduct only when node (B) or (D) becomes -2V_D and supplies the voltage to output point (C), the result is the voltage at point (C) is always -2V_D. Conventionally, a part of

the charge that is conducted by the n-channel FET Q_4 and is stored in capacitor C_1 is transferred to capacitor C_2 . For a half period after the n-channel FET Q_4 becomes non-conducting, the voltage is supplied to the load by discharging the charge remaining in capacitor C_2 . In contrast, in the present invention, capacitors C_{11} and C_{13} alternately directly discharge every half period. The voltage at point (C) is always held at $-2V_D$. Capacitor C_{12} operates so that the voltage fluctuations generated when the conducting states of FETs Q_{14} and Q_{24} switch become extremely small.

Thus, in this embodiment, twice the output current can be obtained compared to a conventional boosting circuit. According to this embodiment, the efficiency of the boosting circuit is significantly improved because the parasitic-bipolar transistor operation is eliminated due to the lower ripple rate.

Figure 6 is a circuit diagram showing another embodiment of the present invention. IGFETs Q_{11} , Q_{12} , Q_{13} , Q_{14} , Q_{21} , Q_{22} , Q_{23} , and Q_{24} correspond to Q_{111} , Q_{112} , Q_{113} , Q_{114} , Q_{121} , Q_{122} , Q_{123} , and Q_{124} , respectively. Clock $\overline{\phi}_1$ is created from clock ϕ_1 by a C-MOS inverter that is comprised of FETs Q_{105} and Q_{106} and is connected to the gate of FET Q_{113} . The source of FET Q_{105} is connected to point (B) and is configured to obtain a clock that oscillates in the voltage difference between this output voltage and the substrate voltage. Furthermore, the source of FET Q_{106} is connected to the gate of FET Q_{124} and creates and outputs clock $\overline{\phi}_2$. Clock $\overline{\phi}_1$ is input to the C-MOS inverter comprised of IGFETs Q_{107} , Q_{108} and the output therefrom is input to the gate of FET Q_{114} as clock ϕ_2 . The source of n-channel IGFET Q_{107} is connected to the output end (C). The obtained clock ϕ_2 can be used as clock ϕ_1 ' by connecting to the gate of IGFET Q_{123} since the phase is the same as clock ϕ_1 '. Furthermore, a p-channel FET Q_{109} having its gate and

drain connected to $-V_D$ and source to output end (C) is added. In other words, the output end (C) when the direct-current boosting circuit starts operating connects the collector of a parasitic NPN transistor comprised of FETs Q_{114} and Q_{124} to ground. The time until the output end (C) reaches the stationary state lengthens since the capacitance at the output end (C) is charged by the base current. However, as described above, the voltage of $-V_D$ at p-channel FET Q_{109} minus $(-V_{TP})$, where V_{TP} is the threshold of the p-channel FET, is given beforehand at output end (C). This can shorten the time until the stationary state is reached. According to Figure 6, the required clock can be obtained by using an inverter, the number of transistors can be minimized, and the circuit configuration can be simplified. The practical value of the circuit shown in the same figure is excellent.

Furthermore, in Figure 6, the logic threshold of the C-MOS inverter comprised of FETs Q_{105} and Q_{106} is in the neighborhood of one half of the voltage at output end (C), which is -V_D. Since clock ϕ_1 oscillates between the substrate voltage 0 V_{and} -V_D, the inverter has difficulty operating. Consequently, the logic threshold can be moved to the substrate voltage and used by having an extremely large mutual conductance gm of FET Q_{106} with respect to FET Q_{105} . Sometimes, however, the threshold of the p-channel FET increases and the threshold of the n-channel FET decreases during fabrication. Even in this case, this will not be a problem if a sufficiently large gm ratio is selected. But this gm ratio must be about 1:100, and the area occupied by the inverter becomes large which is a disadvantage in integration.

Figure 7 is a circuit diagram showing another embodiment that should eliminate this problem. A level-shifting circuit comprised of FETs Q_{130} to Q_{133} is used instead of the C-MOS inverter comprised of FETs Q_{105} and Q_{106} . This level-shifting circuit adds

the source of FET Q_{130} to point (B), the source of FET Q_{132} to point (D), input clock ϕ_1 to the gate of FET Q_{131} , and clock $\overline{\phi}_1$ that is extracted from point (A) to the gate of FET Q_{133} . Furthermore, the configuration has the minimum number of transistors by supplying to the gate of the n-channel FET Q_{130} of C-MOS comprised of FETs Q_{132} , Q_{133} .

By using this level-shifting circuit, a gate voltage up to $-2V_D$ can be obtained for the C-MOS FET Q_{130} . The effects described above caused by the fluctuations in the thresholds occurring fabrication can be reduced. Therefore, compared to when an inverter having a relatively large gm ratio is used, the characteristic small area is extremely useful in practice.

4. Brief Description of the Drawings

Figure 1 is a circuit diagram of a conventional boosting circuit. Figure 2 is a voltage waveform diagram at each connection point. Figure 3 is a schematic showing a portion of the circuit shown in Figure 1. Figure 4 is a basic circuit diagram of the boosting circuit illustrating one embodiment of the present invention. Figure 5 is a voltage waveform diagram of each connection point of the circuit shown in Figure 4.

Figures 6 and 7 are circuit diagrams illustrating other embodiments of the present invention.

 C_1 to C_{13} capacitive elements

 $\phi_1, \phi_2, \overline{\phi}_1, \overline{\phi}_2$ control signals

Q₁ to Q₁₃₃ IGFETs

A to E circuit nodes


-V_D negative power supply voltage

 I_{CE} current between the collector and emitter of a parasitic bipolar transistor

I_{CB} current between the collector and base of parasitic bipolar transistor

Agent: Susumu Uchihara, Patent Attorney

Figure 1



right: load

Figure 2




Figure 3





Figure 4



In figure: load

Figure 5




Figure 6





Figure 7 -



¹⁹ 日本国特許庁 (JP)

10 特許出願公開

⁽¹⁾ 公開特許公報 (A)

昭56-62066

⑤Int. Cl.³ H 02 M 3/06 // H 03 K 19/094 識別記号

庁内整理番号 6957—5H 6341—5 J

❸公開 昭和56年(1981) 5月27日

発明の数 1 審査請求 未請求

(全 6 頁)

匈昇圧回路

②特

願 昭54-138564

@出 願 昭54(1979)10月25日

⑫発 明 者 五十嵐初日出

東京都港区芝五丁目33番1号日

本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 内原晋

明 細 春

2 特許府求の範囲

第1の相補型トランジスタ回路と前配2段及び4段目のトランジスタの入力端には前配額2の相補型トランジスタ回路及び前配初段目、3段目のトランジスタの入力端に供給される信号とは位相の みなった信号が供給されるようにしたことを特徴とする升圧回路。

3 発明の詳細を説明

本発明は昇圧回路に関し、特に相補型絶縁ゲート型 世界効果トランジスタを有する半導体接近を 用いた昇圧回路に関する。

従来、相補型位界効果トランジスタ(以下じっMOSという)を用いた昇圧回路は第1図に示す回路を使用していた。

阿図において入力クロック信号はあれて、あれ はこの入力信号の遊相信号、あればあれる同相で 〇点(出力端子)の単位と接地単位間を振幅する 信号である。更に、C-MOSインバータQ、、 Q、の出力の点とロチャンネルFETQ。、Q。 で確認される切り狭名回路の中点母の間にキャバ

- 1 -

ショじ、が接続されている。即ち、この回路は入 力信号φ、(ーVo,O)を印加しB点の単位を OVから−Vsへ変化する時、キャペンタ℃』か ら中ャパシタC! を使いB点の電位を−2Vıに 押し上げこれに同期してキャパシタC。に電荷を 充電しC。 に審積された電荷を負荷に供給する昇 圧回路を構成するものである。各接点@,圓,◎ の低位放形は第2図に示すようになる。今第1図 の回路で負荷電流を大きくとること、リップル率 の懸化により第2回心に示すように出力電圧破形 にひずみを生じる。従ってこの様な出力似圧変跡 を防ぐ為にはキャパシタじょ,じょとして大容益 のコンデンサを用いるか、あるいはクロックの周 放数を高くしなければならない。 しかしながらや +パシタC, C. の容量を増加するとIGFE T Q ii のスイッチング時間が長くなる。従って高 い相互コンダクタンスgimを有するIGFBTを 作る必要が、大きな面積を必要とし楽機化には不 向きである。またクロック間波数を高くする単は 昇圧回路の消費電力の増加を意味しており、経済

- 3 -

第4図は本発明の基本 存成を示し、第5図はその各 高点の 並圧 放形図を示す。

クロックφ: , ō: , φ: は第1図で説明したのと同様にφ: , ō: はφ: , ō: と夫々同姫位です。はφ: と同姫位間を振幅し逆相のクロックである。

第4図より明らかな破に本発明の基本的線成は
nチャンネル、PチャンネルIGFBT Q11, Q12
を直列に接続したC-MOS回路のゲートにクロックφ1を失々ー
Vp,OVに接続する。更にクロックφ1, φ2
が夫々のゲートに印加されるnチャンネルIGFBT Q14。のソースを直列に接続し、IGFBT Q14
のソースをO点とし、IGFBT Q14
のソースをO点とし、IGFBT Q14
のメースをO点とし、IGFBT Q16
のメースをC16を直列に接続し、Q16の中点
点とnチャンネルIGFET Q16。Q16の中点とはキャパンタC11を介して相互に接続された
nチャンネルIGFET Q21 と、一端をOVに接続されたPチャンネルIGFET Q21 とを値

的にも極めて不利である。更に、ロチャンネル【 GFBT Q.,Q. を半導体衰យ内に形成する場 合には、第3図に示すような構造となり、特にn チャンネルIGFET Q4の基板(Pウェル)は P-N接合が脳方向にならないように〇点と间址 位になるように设統されている。今、〇点の電位 を見ると、リップルが大きくなりB点の押し上げ られた囮位より近くなった場合、P-N接合に対 して順方向の電流IIIが流れ始める。これは、I GFET Q,のドレイン、Pウェル、N型基板間 に形成される寄生パイポーラトランジスタのペー ス促硫として流れ始めるため従方向の寄生NPN トランジスタ画作が起こり四点よりN型基板に向っ ってコレクターエッタ間を讹れる電流 Ics が生じ □点の冠位を選に下げる現象が起こる。 これによ り口点の『位か不安定となり効率のよい昇圧回路 がおられなかった。

本希明は上記欠点を除去し、小面板かつ小容量 のコンデンサで傳館率の昇圧回路を提供すること を目的とする。

- 4 -

列に接続し、ゲートにクロックす!を印加したC
一MOS回路と、一端を一Vnに接続されクロックす!をゲートに供給されるロチャンネルIGF
BTQョと、一端をQ点に接続されゲートにクロックす!が印加されるロチャンネルIGFBTQ24
とを中点ので直列に接続し、このQ点とCーMOS回路の中点の点とをキャバンタCieによって接続した回路とを有する。この回路で昇圧された退圧はQ点とキャバンタCieを介して接続される接地(OV)間とから収り出される。

この様な構造の昇圧回路によれば、その各接点
②~②の退位放形は第5図のようになる。同図から明らかなように、②点を境界として左右の回路
動作は従来の動作と同じであるが、②点の電位放
形は左右の昇圧回路が失々半放昇圧回路として動
作し昇圧された波形は失々逆相の関係にあり、節
点③又は①がそれぞれー2 V n になっている時だ
け I G F E T Q 14 、 Q 14が交互に導通し出力
以 点に 退位を供給する為、結果として②点の退位は
常に-2 V n となる。即ち、従来は ロチャンネル

PET Q。が導通しキャパシタC: に密紋された 出荷の一部をキャパシタC: に移し、ロチャンネルFBT Q。が準導通になった後の半週期はキャパシタC: に残った铤の半週期はキャパシタC: に残った運荷を放出することにより負荷に出圧を供給していた。 これに対し本発明では 半周期ずつキャパシタC: とC: から交互に直接放電を行なりもので、Q点の配位は常にー2 Voに保持され、キャパシタC: はFBT Q: とQ: との導通状態が切り換わる時に生じる配位変動を 極力小さくするよりに働くものである。

従って本契施例では、従来の昇圧回路に較べ2 倍の出力電流を得ることができる。又、本契施例 によればリップル率の向上により寄生パイポーラ トランジス動作が無くなる為に昇圧回路の効率が 大巾に改率される。

更に胡6凶は本発明の他の契施例を示す函路凶で、IGFBT Q.11 , Q.12 , Q.13 , Q.14 , Q.11 , Q.12 ,

- 7 -

そのペース収流で出力端O容量を充退する協成になっている為、出力端Oが定常状態に違する迄の時間が長くなる。しかしながら上述したように、出力端OにアチャンネルFET Q10,でーVョー(ーVェp)(Vェp:PチャンネルFETのしきい値)の退位を予め与えてかく事により、定改状態に選する迄の時間を短くできる。このように第6図によれば必要とされるクロックをインバータを用いて得ることができ、その際トランジスタの放を始小にでき、また回路は成を耐易化することもできるので、同図に示す回路の契用価値は返めて大きいるのである。

更に、第6図において、FBT Q100 1 Q100 で Q100 で Q100 1 Q100 で Q100 1 Q100 で Q100 1 Q100 1

ジ ่ ่ 構成されるC - M O S インパータにより クロック ø: からクロックす」を作り、これをFBT Qn のゲートに投続する。とこでFET Qios のソー スは田点に接続され、これにより出力配位と遊板 電位の電位盤を振幅とするクロックが得られるよ うに辞成されている。 夏にFBT Que のソース はFET Que のゲートにも接続され、クロック す! を作り出している。又、クロックす! をIG FET Q107 , Q108 により構成される C-MO Sインパータに入力しとの出力をクロックφェと してFBT Q114 のゲートに入力する。 とこでロ チャンネルIGFET Qiorのソースは出力端O に疫院する。また得られたクロックす。 はクロッ クø! と同相である為IGFBT Q:22 のゲート に接続することによりクロックすい としても 利用 できる。さらにゲートとドレインを一Vョ、ソー スを出力端Oに接続したPチャンネルF UT Qoo が付加されている。即ち、庭衆界圧回路の始助時 に出力端〇をF b T Q:1. 及びQ:2. で 形成され る孑生NPNトランジスタのコレクタを接地し、

- 8 -

い値を移動させて使用する方がよい。しかしながら製造上、PチャンネルFBTのしきい値が高く、NチャンネルFBTのしきい値が低くたる場合がある。この場合でも8m比を十分に大きく取れば問題はないが、この8m比は1:100程度は必要となり、パータの占める面積が大きくなり集積化に不向きとなる。

第7図はすべくなされた他の契施例を示す国路図で、FBT Q:00、Q:00により構成されるCーMOSインバータの代りにFBT Q:00~Qimで解放するレベルシフト回路を使用したものである。このレベルシフト回路はFBT Q:00のソースを国点に、FBT Q:00のソースを国点に、FBT Q:00のソートに加える。更に、FBT Q:00グートに加える。更に、FBT Q:00グートに加える。更に、FBT Q:00グートに加える。更に、FBT Q:00グートに加える。更に、FBT Q:00グートに加える。とにより数少のトランジスタで得載されている。

とのレペルシフト回路を使用する事により じー

タのコレクターペース間電流。

代唱人 弁型士

内 順





MOSのFET Q10のグート促圧は-2 V Dまで得るととができ、製造上起るしきい値のパラッキによる上配影響を少なくする事が出来る。従って8m比の大きいインパーターを使用した場合に比べて固有面積が少なくて済む為契用上低めて有利となる。


4 図面の簡単な説明

第1図は従来の昇圧回路の回路図で、第2世七の各接点の電圧放形図、第3図は第1図1で示される回路の一部分を示す構造図で、第4図は本発明の一実施例を示す昇圧回路の基本回路図で、第5図は第4図で示される回路の各接点の電圧波形図、更に第6図及び7図は本発明の更に他の実施例を示す回路図である。


- 1









第 3 図





第 4 図











第5回

